摘要：系統(tǒng)級(jí)靜電放電(ESD)效應(yīng)仿真可以在電子系統(tǒng)進(jìn)行測(cè)試之前進(jìn)行有效的靜電放電效應(yīng)防護(hù),縮短研發(fā)周期。根據(jù)傳輸線(xiàn)脈沖測(cè)試(TLP)結(jié)果,對(duì)瞬態(tài)電壓抑制(TVS)二極管和芯片引腳進(jìn)行spice行為建模,結(jié)合ESD脈沖源的等效電路模型,PCB板的S參數(shù)模型,采用場(chǎng)路協(xié)同技術(shù)完成了系統(tǒng)級(jí)靜電放電效應(yīng)的仿真。針對(duì)一個(gè)典型的電子系統(tǒng),在IEC 61000-4-2 ESD應(yīng)力作用下,完成了一款開(kāi)關(guān)芯片防護(hù)電路的仿真,并對(duì)電路進(jìn)行了加工、放電測(cè)試,仿真與測(cè)試芯片引腳的電壓波形吻合良好,驗(yàn)證了該仿真方法的有效性。